鐵電存儲器基本架構

鐵電存儲器的核心是鐵電存儲單元，我們鐵電存儲器的絕大部分電路都是圍繞著存儲單元來設計的。而鐵電存儲器除了存儲單元組成的存儲陣列外，一般還包括以下幾個模塊：譯碼電路、控制邏輯電路、靈敏放大器模塊、ECC 模塊、數據通路、地址通路等。下面將結合圖 2-7 說明各個模塊的作用。

譯碼電路是任何存儲芯片都必須的一種電路結構，它用于將每一個地址變成One-hot（一位有效）的控制信號來控制存儲單元。由于存儲單元在陣列中呈矩形陣列式排布，必須有一個譯碼模塊來將存儲單元進行定位，目的是讓外部控制邏輯，如靈敏放大器等，來對存儲單元進行讀寫操作。譯碼模塊一般分為行譯碼和列譯碼，分別對應矩形存儲陣列的行和列。外部地址傳導到行譯碼器和列譯碼器后，兩個譯碼模塊都將輸出一個 One-hot 的信號連接到存儲陣列，這兩根信號相交叉的點即是外部電路需要進行讀寫操作的存儲單元。

靈敏放大器電路的目的是將存儲陣列中讀出的數據的電壓進行放大。在前文中對存儲單元讀寫時序的介紹中我們?到，在讀出數據時，我們需要給存儲單元施加 PL 脈沖，同時使 WL 變為高電平，從而使鐵電電容在位線上釋放電荷，釋放電荷后位線上便會產生電壓。位線上產生的電壓有兩個特點，一是兩根互補的位線上的電壓有一定的差距，一根位線上的電壓會比另一根位線上的高；二是兩根位線上的電壓都不是全擺幅，高電壓的位線電壓達不到電源電壓，低電壓的位線電壓也大于 0。而存儲器的外圍電路，如數據鎖存、ECC 等，都是數字邏輯，只能識別電源電壓或接地電壓。所以我們需要在存儲陣列和外圍數字邏輯之間加入一個靈敏放大器，用于將兩根位線上的電壓放大到全擺幅，放大過后再輸出到外圍的數字邏輯電路。

ECC 電路全稱為錯誤檢查修正（Error Correct Code）電路，它用于對存儲數據的檢查和修正。ECC 修正存儲數據錯誤的方法是在存儲器中添加一些冗余單元，然后將 ECC 編碼譯碼電路放在存儲器的數據通路上，對數據進行ECCs 的編碼譯碼設計。當存儲器存入 k 位數據時，數據便會經過 ECC 編碼電路，編碼電路會將 k 位數據編碼得到n 位碼字，再將 n 位碼字存儲到冗余的陣列之中。如果存儲的數據有任何一位發生錯誤，則在讀取數據時，讀出的數據會經過 ECC 譯碼電路，譯碼器會將錯誤進行修正，恢復正確的 k 位數據。具體到本文的存儲器設計，k 為32，n 為 6。

控制邏輯模塊的作用顧名思義，就是控制電路中其余各個模塊的正常工作。具體來說就是，控制邏輯模塊會接收來自芯片外部的控制信號，如片選信號、寫使能信號、讀使能信號等，根據外部信號的行為，產生一定的時序邏輯信號，并輸出到電路中的其余模塊中，如靈敏放大器、數據鎖存、地址鎖存等，以控制其他模塊的工作。控制邏輯模塊是存儲器能正常工作的核心模塊，只有在這個模塊輸出的信號控制之下，其他模塊才能正常的互相協作運行。

數據通路和地址通路的作用可以理解為暫存數據和地址。對于數據通路而言，芯片外部想要寫入存儲陣列的數據需要入緩存等待，等待的原因有以下幾點：一是我們不一定會將每一次外部寫入的數據都單獨寫入存儲陣列，我們有可能需要等待外部連續寫入幾組數據后，再將數據鎖存中的數據一次性寫入存儲陣列；二是由于 ECC 電路的存在，我們每次將數據寫入存儲陣列前，都需要將存儲陣列中的數據讀取出來，然后把新數據存入后重新讓 ECC 模塊進行編碼，然后才能再將數據寫入存儲陣列；三是控制邏輯模塊是控制數據寫入存儲陣列的模塊，但是當外部數據進入存儲器后，控制邏輯模塊需要一定的時間準備并產生相應的時序控制信號后，才能將數據寫入存儲陣列。所以由于以上因素，必須有一個數據通路來暫存數據，并且可能不止需要一個數據鎖存器（圖 2-7 中只畫出一個）。對于地址鎖存而言，原理跟數據鎖存類似，在地址信號進入存儲器內部后，需要等待控制邏輯做出相應，地址信號才能傳導至譯碼模塊，所以需要一個地址鎖存器來作為地址緩存，防止存儲器發生錯誤。 

以上介紹的便是鐵電存儲器所必需的基本電路架構，這些電路模塊是鐵電存儲器設計中的基礎模塊。但是由于鐵電存儲器所使用的鐵電電容，相較于其他類型的存儲器具有一定的特殊性，我們需要考慮鐵電存儲器本身的特點，加入其他的輔助電路，以使鐵電存儲器高效、正確的運行。